Projeto de hardware e implementação do Right Shifter
A implementação do Verilog HDL inclui duas versões: uma versão básica de 8 bits e uma versão aprimorada de 32 bits.
A versão básica usa uma instrução case para implementar a seleção do modo de deslocamento fixo.
A versão aprimorada adiciona uma porta de controle de mudança dinâmica e lida com mudanças aritméticas à direita por meio de um circuito de geração de bits de sinal.
O projeto lógico combinacional elimina a necessidade de registradores de deslocamento, reconfigurando diretamente o padrão de bits por meio de um seletor de dados.
A verificação-no nível da placa usa o ambiente de desenvolvimento Quartus II, com formas de onda funcionais testadas em uma placa de desenvolvimento Altera DE2.
Elementos de integração do sistema
O projeto da máquina modelo requer uma extensão do conjunto de instruções para suportar operações de turno. Codificações de instruções típicas incluem um campo de seleção de modo de 4 bits. As principais questões a serem abordadas durante a integração do sistema incluem:
Alinhamento de tempo dos sinais de controle com os ciclos de operação da ALU
Mecanismo de resolução de conflitos para sinalizadores de registro de status
Projeto de desvio de dados no pipeline de instruções. Na arquitetura de sistemas de computador, esse componente aparece como um recurso de hardware transparente para o programador, com detalhes de implementação tratados no nível da microarquitetura.
